当电子元件性能下降：如何保护您的模拟前端

2021-11-25 09:21:10 点击：

转自电子工程网

本文旨在帮助指导系统设计人员了解不同类型的电气过载(EOS)及其对系统的影响。虽然本文针对系统中产生的特定类型电应力，但是这些信息也适用于各种场景。
这个问题很重要，因为如果不加以适当保护，即使是最好的电路也会性能下降，或因电气过载受损。
何谓EOS？

EOS是一个通用术语，表示因为过多的电子通过相应路径试图进入电路，导致系统承受过大压力。有一点需要注意，这是一个随功率和时间变化的函数。
如果我们将复杂电路看作一个简单的消耗功率的元件，例如，将它视为一个电阻。在额定功率为1 W的1 Ω电阻上施加1.1 V电压，计算功耗的公式如下：

计算得出，消耗的功率为1.21 W。虽然电阻的额定功率为1 W，但是可能存在一些余量，所以暂时不用担心这一点。但并不能够始终如此。

将电压增加到2 V，会出现什么情况？如果功耗达到之前示例的4倍，那么电阻可能会像一个空间加热器在很有限的时间内提高环境温度，但是请记住这个公式：

如果将电压增加到10 V，但仅持续10毫秒呢？有趣的地方就在这里：如果不了解部件，以及设计处理部件的目的，您就无法真正了解会对该部件产生什么影响。现在，我们来看整个元件系统。

哪些部分易受EOS影响？

一般而言，任何包含电子元件的部分都容易受到EOS影响。特别薄弱的部分是那些与外界的接口，因为它们很可能是最先接触到静电放电(ESD)、雷击等的部分。我们感兴趣的部件包括USB端口、示波器的模拟前端，以及最新的高性能物联网混合器的充电端口等。

我们如何知道要防范哪些问题？

虽然我们知道我们想要保护系统免受电气过载，但是这个术语太宽泛了，对于我们决定如何保护系统没有任何帮助。为此，IEC（以及许多其他组织）做了大量工作来弄清楚我们在现实生活中可能会遇到的EOS类型。我们将重点探讨IEC规范，因为它们涵盖广泛的市场应用，而与该规范相关的混乱状况也说明需要本文来厘清。表1显示了三个规范，它们定义了系统可能遇到的EOS状况类型。在本文中我们只对ESD做深入探讨，同时也会让大家熟悉电快速瞬变(EFT)和浪涌。

规范	术语	真实模拟	特性
IEC61000-4-2	静电放电（ESD）	静电放电	最高电压，最短持续时间，单次冲击
IEC 61000-4-4	电快速瞬变(EFT)	外部开关元件（例如，电机的电感尖峰）	高压，
			较短的持续时间，反复冲击
IEC 61000-4-5	浪涌	雷击、电力系统开关瞬变（例如升压转换器）	高压，
			最长持续时间

图1.8 kV时的理想接触放电电流波形。

图2.符合IEC61000-4-4标准的电快速瞬变4级波形。

图3.IEC61000-4-5浪涌在8 μs/20 μs电流波形位置转为正常状态。

集成电路制造商没有对芯片实施ESD保护吗？

问题的答案既肯定又否定，并不那么令人满意。是的，这些芯片中的保护主要用于应对制造过程中的ESD，而不是在系统通电状态下的ESD。这一差异非常重要，因为在放大器连接电源和没连接电源时，其在遭受静电时的反应截然不同。例如，内部保护二极管可消除在无电源供电时对部件的静电放电冲击。但是，当有电源供电时，对部件的静电放电冲击可能会使内部结构传导的电流超过其设计承受水平。这可能导致该部件损毁，具体由部件和电源电压决定。
这是全球范围内亟待解决的问题！如何保护我的IC免受这种潜在威胁？
我希望您能够意识到，这个挑战涉及很多因素，一个简单的解决方案是无法应用于所有情况的。下方是一个涉及因素列表，列出了决定部件能否承受EOS事件的因素。这些因素分为两组：我们无法控制的因素和我们可以控制的因素。
无法控制的因素：
►       IEC波形：ESD、EFT和浪涌的曲线各有不同，它们会以不同的方式攻击器件的某些弱点。
►       考虑器件的工艺技术：有些工艺技术比其他技术更容易发生闩锁。例如，CMOS工艺容易发生闩锁，但在许多现代工艺中，可以通过精心设计和沟槽隔离来减轻这种危害。
►       考虑器件的内部结构：集成电路的设计方法很多，所以对一种电路有效的保护方案对另一种可能无效。例如，许多器件都有时序电路，检测到波形足够快时，就会启动保护结构。这可能意味着，如果您在静电放电的位置增加更多电容，那么能够承受静电放电冲击的器件可能无法承受这种电容冲击。这种结果出乎意料，但认识到以下这一点非常重要：常见的电路保护方法，即RC滤波器，可能会让情况更糟。
可以控制的因素：
►       PCB布局：部件离冲击的位置越近，其电能波形就越高。这是因为，当冲击波形沿某条路径传播时，从传播路径辐射出去的电磁波会有能量损耗、这是由于路径电阻产生的热量以及与周边导体耦合的寄生电容和电感所导致。
►       保护电路：这是对器件的生存能力最有意义的部分。上述我们无法控制的因素将会影响我们如何设计保护方案。
现在有过压保护(OVP)和过限额(OTT)特性。我可以利用这些特性来保护电路不受高压瞬变影响吗？
不能！不要这样做。这不是个好主意。OVP和OTT特性让部件的输入在承受超过电源电压的电压时，本身不会受到损坏。依靠这些特性来保护电路不受高压瞬变影响，就像是依靠雨靴来应对高压冲水机一样。雨靴只对水深不超过其高度的浅水沆有效，就像OVP和OTT只适用于比其额定值低的电压。OVP和OTT的额定电压比给定的供电轨电压高几十伏。它无法抵抗8000V的高压。

图4.IEC-61000-4-2测试中采用的电路。

我如何知道保护电路是否有效？

通过结合器件知识、经验和测试，我们大致可以知道，系统中应该采用哪些部件最有利。为了保证器件可控，各家制造商提供了五花八门的保护组件，我只讨论两种经证实能够有效保护模拟前端的电路保护方案。以下方案假设采用一个缓冲配置的运算放大器。这被认为是最严格的保护测试，因为同相输入会承受所有冲击，除此以外，电能无处可去（安装保护电路之前）。

图5.通过在模拟输入端配置低通滤波器实现输入保护。

RC网络保护方案

优点	缺点
低成本（~5美分）	R1引入热噪声
小尺寸	RC网络会限制速度
泄露最少	需要仔细表征电容的特性
	耐受性不强，无法承受反复冲击

设计考量：
►       R1应该是一个防脉冲（厚膜）电阻，这样它在经受高压瞬变时不会轻易毁坏。
►       R1电压噪声与电阻值的平方根成正比，如果系统需要低噪声，这是一个重要的考虑因素。
►       C1应该是一个陶瓷电容，其封装尺寸至少为0805，以减小封装的表面电弧。
►       C1至少应为X5R类型温度系数的电容（理想为C0G/NP0类型），以保持可预测的电容值。
►       C1内部的等效串联电感和电阻应尽可能低，以便有效吸收冲击。
►       针对给定的封装尺寸，C1的额定电压应尽可能高（最低100 V）。
►       在本例中，C1的位置在R1之前，因为它构建了一个电容分压器，其中150 pF电容（如图5所示）将ESD波形放电到系统中，这样在放大器经受波形之前，能量已经先分流。
注意：虽然这种前端保护方法并没有得到电容制造商的认可，但在针对放大器的数百次测试中证明是有效的。ESD测试曲线（如下所述）仅在有限范围的电容产品上进行过测试，因此，如果使用不同的电容产品，需要先表征其应对冲击的特性，例如通过测量经受ESD冲击之前和之后的电容和等效串联电阻的方法，这一点非常重要。该电容器件应保持容值稳定，并且在被冲击后，始终在直流下保持开路状态。

图6.通过在模拟输入端配置TVS二极管实现输入保护。

TVS网络保护方案

优点	缺点
低成本（20-30美分）	R1引入噪声
小尺寸	D1具有泄露电流
非常耐用	D1具有电容（5pF至300pF）

设计考量：
►       与RC网络相同：R1应能承受脉冲，但可能需要考虑噪声。
►       应该指明D1需要满足的标准。有些可能只涵盖ESD，其他的则涵盖EFT和浪涌标准。
►       D1应该是双向的，这样它就可以同时应对正负冲击。
►       D1反向工作电压应尽可能高，同时仍需通过必要的测试。如果过低，在正常的系统电压电平下可能出现漏电流。如果过高，则可能无法在系统损坏之前做出反应。

但是我听说TVS二极管经常发生泄漏，这会降低我的性能。

在模拟电子领域，大家都知道TVS二极管容易发生泄漏，因此不能用于精密模拟前端。但有时情况不是这样，许多数据手册中的泄漏电流< 100μA，对于大多数模拟产品这个值是相当高的。对于这个数值，问题在于，它是在最高温度(150°C)和最大工作电压下的取值。在这种情况下，二极管极易泄漏。超过85°C，所有二极管的泄漏电流会更高。只要选择反向工作电压更高的TVS二极管，且不期望在85°C以上实现极低漏电流，则有望获得更低的泄漏电流。

如果您选择了合适的TVS，泄漏电流值可能低到让您惊讶。图7所示为测量12个相同产品型号的TVS二极管时获得的泄漏数据。

图7.36 V双向TVS二极管Bournes T36SC的泄漏值，在TIA中采用ADA4530评估板，带屏蔽，在25°C时采用10 G电阻。
在测量的12个TVS二极管中，在直流偏置电压为5 V时，最严重的泄漏量为7 pA。这比最坏情况下的数据表的值要好千百万倍。当然，不同批次的TVS二极管在泄漏方面存在差异，但这至少可以说明预期的泄漏幅度。如果我们系统经受的温度不会超过85°C，TVS二极管可能是个不错的选择。只要记住，如果您选择的产品不是本文所述的测试产品，请表征其泄漏特性。对一个部件或制造商而言正确的结论，对其他部件或制造商可能并不正确。

测试结果：

采用IEC ESD标准对一系列运算放大器进行了测试。表2显示不同保护方案分别适合保护的组件。虽然ESD标准规定在±8 kV要保证经受三次冲击，但所有这些方案都通过了在±9 kV时经受100次冲击的测试，以确保提供足够的保护余量。

IEC标准要求，通过将两个470 kΩ电阻与30 pF电容并联，使ESD源的接地端与放大器的接地端连接在一起。本测试的设置则更为严格，它将ESD源的接地端与放大器的接地端直接相连。这些结果也在IEC接地耦合方案中得到了验证，这可以进一步增强产品的可信赖度。请记住，由于放大器的内部结构存在很大不同，对本列表中的器件适用的数据可能适用，也可能不适用于其他器件。如果使用其他器件或其他保护元件，建议对其进行全面测试。
表2.通过IEC-61000-4-2测试的器件列表及其各自的保护配置

产品	特性带宽	保护值
产品	特性带宽	R（Ω）	C（pF）	D (V WM）
AD823	FET输入	220	100
AD823	16MHz	68		36
ADA4077	低噪声，高精度	220	100
ADA4077	3.9MHz	68		36
AD4084	低噪声，高精度	220	100
AD4084	2.7MHz	68		36
ADA4522	低噪声，高精度	220	100
ADA4522	2.7MHz	68		36
ADA4528	低噪声，高精度	220	100
ADA4528	3MHz	68		36
ADA4610	低噪声，高精度	220	100
ADA4610	15.4MHz	68		36
ADA4625	低噪声，JFET	220	100
ADA4625	18MHz	68		36
ADA4661	精密	220	100
ADA4661	4MHZ	68		36
LT1490	微功耗	220	100
LT1490	200KHZ	68		36
LT6016	低噪声，高精度，OTT	220	100
LT6016	3.2MHZ	68		36
LT6018	低噪声，高精度	220	100
	15MHZ	68		36
	15MHZ	68		36
LT1636	微功耗, OTT	220	100
LT1636	200KHZ	220		36
LT1638	微功耗, OTT	220	100
LT1638	1.1MHZ	68		36
LT1494	微功耗，高精度，OTT	220	100
LT1494	100HZ	68		36

上一篇：Speedster7t FPGA芯片中GDDR6硬核控制器详解 [2021-11-25]
下一篇：非常见问题：从传感器到ADC的危途：工程师应如何做？ [2021-11-24]